| 2／12 出展者セミナープログラム | |||
| 開始時間 | 会 場 | 講演内容 | 終了時間 |
| 10:30 | 第1会場 |
VDSM時代のLSI設計環境 アバンティ ジャパン（株） Chi-Ping Hsu （CEO Staff Avant! Corporation） |
2:15 |
| 第4会場 |
フォーマルベリフィケーションCheckOff・新しい検証方法のアプローチ セイコーインスツルメンツ（株） 大塚藤男 （AE1G） |
11:15 | |
| 第5会場 |
0.25μmシステム・オン・チップ対応設計環境OpenCAD NEC 野田茂生 （半導体ソリューション 技術本部 ASIC技術部 技術課長） |
11:15 | |
| 第8会場 |
フォーマル・ベリフィケーション・メソドロジー エス・シー・ハイテク（株） Scott Sandler（Product Marketing Chrysalis Symbolic Design, Inc.） |
11:15 | |
| 第9会場 |
論理合成NTソリューション エグゼンプラー・ロジック・ジャパン Michael Bohm（Chief Scientist） |
11:15 | |
| 第11会場 |
Power Compiler/EPICツールによる低消費電力ソリューション 日本シノプシス（株） 桜井 至 （技術本部 第二製品技術部 部長） |
11:15 | |
| 11:30 | 第4会場 |
Summit社の新しい検証ツール：カバレッジツールHDLScore、H/W・S/W co-verification V-CPU セイコーインスツルメンツ（株） 小笠原広治 （AE1G課長） |
12:15 |
| 第5会場 |
コア・テスト・インテグレーション-組込みコアのテスト再利用について- メンター・グラフィックス・ジャパン（株） 金森将人 （システム営業技術2部 DFT技術課 課長） |
12:15 | |
| 第8会場 |
高速システム設計支援ツールVIEWlogic社製XTK, AC/Grade, QUIET 伊藤忠テクノサイエンス（株） 谷口耕三 |
12:15 | |
| 第9会場 |
新しいPhysical Verification手法 エス・シー・ハイテク（株） Richard L Lanham（International Sales Simplex Solutions Inc.） |
12:15 | |
| 第11会場 |
シノプシスの新しいフォーマル検証ツールFormalityのご紹介 日本シノプシス（株） 丹羽清司 （技術本部 新製品技術部製品第二課 課長） |
12:15 | |
| 13:00 | 第1会場 |
スタティックタイミング解析（STA）ツールMOTIVE 伊藤忠テクノサイエンス（株） 桂田陸平 |
13:45 |
| 第2会場 |
エクセレント・デザインのIP戦略 （Hard VCへのアプローチ） エクセレント・デザイン（株） 吉田健人 （代表取締役専務） |
13:45 | |
| 第3会場 |
TEMPEST配線寄生効果抽出ソフト （株）シルバコ・ジャパン Dr.IVAN Pesic |
13:45 | |
| 第4会場 |
高速・低消費電力・テスト機能付きメモリIP セイコーインスツルメンツ（株） Adam Kablanian （社長／Virage Logic Corp.） |
13:45 | |
| 第5会場 |
ゼロバグ・デザインへ 向けて！ パシフィック・デザイン（株） Steven D. White（President In Design Automation) |
13:45 | |
| 第7会場 |
ゲートフィールド社のリプログラマブル不揮発性ASIC "Pro ASIC"とその開発環境 日本電素工業（株） 渡辺宏昭 (技術部長 日本ゲートフィールド（株）) |
13:45 | |
| 第8会場 |
次世代に向けたEDAソリューション 大倉商事（株） 清水博幸 |
13:45 | |
| 第9会場 |
大規模システムLSI開発における静的検証 メンター・グラフィックス・ジャパン（株） 三橋明城男（システム営業技術1部 技術1課 課長） |
13:45 | |
| 第11会場 |
プロコトルロジック設計ツールのご紹介 日本シノプシス（株） 森重由紀子 （技術本部 新製品技術部製品一課 主任） |
13:45 | |
| 14:00 | 第1会場 |
Total Test Solution Sunrise 伊藤忠テクノサイエンス（株） 渡辺良雄 |
14:45 |
| 第2会場 |
Design Verification for System-on-a-chip クイックターン ・デザイン・システムズ（株） George Zafiropoulos （Director of Strategic Marketing Quickturn Design Systems, Inc.） |
14:45 | |
| 第3会場 |
CELEBLITY-PCで使う 配線寄生効果抽出ソフト （株）シルバコ・ジャパン Dr.IVAN Pesic |
14:45 | |
| 第4会場 |
ESDA・ビヘイビア合成、新しいシステム設計の手法：ビヘイビア合成RapidPath セイコーインスツルメンツ（株） David Springer （社長／DASYS Inc.） |
14:45 | |
| 第5会場 |
HDL設計でお困りの方へ セイコーインスツルメンツ（株） 片岡弘行 （ソリューション推進課課長） |
14:45 | |
| 第6会場 |
高精度な寄生パラメータ抽出ツール 伯東（株） Jerry Tallinger（VP OEA International Inc.） |
14:45 | |
| 第7会場 |
デザイン・アウトソースとシステムLSI パシフィック・デザイン（株） 杉浦 義英 （デザインセンター事業担当 取締役） |
14:45 | |
| 第8会場 |
Mixed-signal Built-In Self Test Solutions パシフィック・デザイン（株） Pierre Wildman（Director, Strategic Account Marketing LogicVision,Inc.) |
14:45 | |
| 第9会場 |
ハイレベル合成ツール（コ・デザイン環境の提案とビヘイビア合成） （株）IKテクノロジー 古渡俊明（システム技術部長） |
14:45 | |
| 第10会場 |
IPベースの設計とデザイン・サービス メンター・グラフィックス・ジャパン（株） Mehrdad Tabrizi （プロフェッショナルサービス部 部長） |
14:45 | |
| 第11会場 |
Test Compilerを用いたテスト設計手法 日本シノプシス（株） 桜井 至 （技術本部 第二製品技術部 部長） |
14:45 | |
| 15:00 | 第1会場 |
メンター・グラフィックスのIP戦略 メンター・グラフィックス・ジャパン（株） 末次逸夫 （ビジネス開発部 部長） |
15:45 |
| 第3会場 |
SpiceCut: Memory Circuit Reduction for Fast and Accurate Simulation セイコーインスツルメンツ（株） You-Pang Wei, Ph. D.（社長／Legend Design Technology, Inc.） |
15:45 | |
| 第4会場 |
次世代大規模設計へのチャレンジ （株）エッチ・ディー・ラボ 長谷川裕恭（代表取締役） |
15:45 | |
| 第5会場 |
IBM TestBenchによる5M gates テスト検証手法 インフォメーション・テクノロジー・ソリューション（株） Mr. Randy Kerr（Senior Manager IBM Corporation） |
15:45 | |
| 第7会場 |
SAND IPの優位性と設計事例 パシフィック・デザイン（株） John Perry（Vice President.,Sales / Sand Microelectronics,Inc.） |
15:45 | |
| 第8会場 |
Synplifyによる次世代デザイン パシフィック・デザイン（株） Andy Haines （Vice President of Marketing / Synplicity,Inc.） |
15:45 | |
| 第9会場 |
COSSAPを用いた通信システム設計手法 日本シノプシス（株） 中野淳二 （技術本部 第二製品技術部 製品一課） |
15:45 | |
| 第11会場 |
システムオンチップ実現のためのタイミングソリューション 日本シノプシス（株） 丹羽清司 （技術本部 新製品技術部製品二課 課長） |
15:45 | |
| 16:00 | 第1会場 |
パラメタライザブルIPの使用例-Reed-Solomon エラー・コレクション メンター・グラフィックス・ジャパン（株） 難波正治 （大阪支店 技術2課 課長） |
16:45 |
| 第4会場 |
次世代組み込みシステムの設計戦略 （株）エッチ・ディー・ラボ 川北浩孝 （設計コンサルタント） |
16:45 | |
| 第5会場 |
最高速のアーキテクチャ探究手法 メンター・グラフィックス・ジャパン（株） 渡辺智昭 （システム営業技術1部 技術1課 課長代理） |
16:45 | |
| 第8会場 |
Lucent Bell-Labs フォーマルベリフィケーションツール「Frmal Check」について （株）ベスト・テクノロジー 生駒博史（課長代理） |
16:45 | |
| 第9会場 |
Design Reuse Style Guide 日本シノプシス（株） 森 俊隆 （技術本部 設計コンサルティング部 部長） |
16:45 | |
| 第11会場 |
次世代データバス設計ツールModule Compilerのご紹介 日本シノプシス（株） 斎藤幹央 （技術本部 新製品技術部製品一課 主任） |
16:45 | |
[an error occurred while processing this directive]