| 2／13 出展者セミナープログラム | |||
| 開始時間 | 会 場 | 講演内容 | 終了時間 |
| 10:30 | 第1会場 |
ミックスドシグナル／システム検証ツールSaberDesigner 伊藤忠テクノサイエンス（株） 青木孝史 |
11:15 |
| 第4会場 |
HDL設計でお困りの方へ セイコーインスツルメンツ（株） 片岡弘行 （ソリューション推進課課長） |
11:15 | |
| 第5会場 |
CLOVER「次世代のレイアウト検証」 （株）ベスト・テクノロジー 山本健次 （部長代理） |
11:15 | |
| 第8会場 |
VSIアライアンス98年活動方針 VSI・アライアンス・インコーポレイテッド 未定 |
11:15 | |
| 第9会場 |
高性能メモリモデルをオンデマンドで生成するツールの御紹介 日本シノプシス（株） 井元正雄 （技術本部 第一製品技術部 製品二課 課長） |
11:15 | |
| 第11会場 |
Power Compiler/EPICツールによる低消費電力ソリューション 日本シノプシス（株） 桜井 至 （技術本部 第二製品技術部 部長） |
11:15 | |
| 11:30 | 第1会場 |
ハイレベル設計をサポートする"DesignBook" 伊藤忠テクノサイエンス（株） 沢口征雄 （グループリーダー） |
12:15 |
| 第4会場 |
高速・低消費電力・テスト機能付きメモリIP セイコーインスツルメンツ（株） Adam Kablanian （社長／Virage Logic Corp.） |
12:15 | |
| 第5会場 |
仮想ICEを用いたCo-design手法ならびにユーザー事例紹介 横河電機（株） 佐野直樹 （EDAセンターCEEDS商品開発部 部長） |
12:15 | |
| 第8会場 |
VSIアライアンス98年活動方針 VSI・アライアンス・インコーポレイテッド 未定 |
12:15 | |
| 第9会場 |
専用チップを用いたエミュレータSimExpress メンター・グラフィックス・ジャパン（株） 相良守信 （システム営業技術1部 技術4課 課長） |
12:15 | |
| 第11会場 |
シノプシスの新しいフォーマル検証ツールFormalityの御紹介 日本シノプシス（株） 丹羽清司 （技術本部 新製品技術部 製品二課 課長） |
12:15 | |
| 13:00 | 第1会場 |
ATG Technology社の提供するテストソリューション イノテック（株） Ralph Marlett （President & CEO ATG Technology, Inc.） |
14:45 |
| 第2会場 |
イメージ指向HDL設計について メンター・グラフィックス・ジャパン（株） 鮫島正裕 （システム営業技術2部 ESDA技術課 課長代理） |
13:45 | |
| 第3会場 |
次世代移動体通信／マルチメディア機器の最新開発環境と適用事例 （株）図研 辻 智之 （主任） |
13:45 | |
| 第4会場 |
HDL設計に効果のあるグラフィックスの利用方法（VisualHDL） セイコーインスツルメンツ（株） 牧野 潔 （AE1G） |
13:45 | |
| 第5会場 |
次世代WebベースLSIデザイン管理システム Synchronicity 伊藤忠テクノサイエンス（株） 竹内重雄 （グループリーダー） |
13:45 | |
| 第6会場 |
SmartSpice高性能の回路シミュレータ （株）シルバコ・ジャパン Mark Wood （技術部 主任） |
13:45 | |
| 第7会場 |
MicroSim PSpice プロダクト 新バージョン リリース8について サイバネットシステム（株） 北島徹雄 （応用ソフトウェア事業部 EDA部 部長） |
13:45 | |
| 第8会場 |
ゼロバグ・デザインへ向けて！ パシフィック・デザイン（株） Steven D. White（President In Design Automation) |
13:45 | |
| 第9会場 |
Design Expressサービス（ASIC技術者養成から先端IP&設計受託までの総合サービス） （株）図研 杉山尚志 （代表取締役社長 （株）リアルビジョン） |
13:45 | |
| 第10会場 |
インテルが推奨するパフォーマンスモデルの標準化とシステムプランニングツール （株）ベスト・テクノロジー 岡崎一浩 （主任） |
13:45 | |
| 第11会場 |
ソフトウェア/ハードウェア 協調検証ツールによるTime to Marketの短縮化 日本シノプシス（株） 杉山陽一 （技術本部 第一製品技術部 部長） |
13:45 | |
| 14:00 | 第2会場 |
インター・コネクト・シンセシスによるハイスピード基板設計 メンター・グラフィックス・ジャパン（株） 久島憲司 （システム営業技術3部 テクニカルサポート課 課長） |
14:45 |
| 第3会場 |
IP評価／デザイン・リュースのための最新環境とツール （株）図研 扇谷信孝 |
14:45 | |
| 第4会場 |
VISUAL IPと設計資産の再利用 セイコーインスツルメンツ（株） Moshe Guy （Summit Design Inc.） |
14:45 | |
| 第5会場 |
メモリー・シミュレーション・モデルの新しいモデリング・パラダイム （株）スピナカー・システムズ Sanjay Srivastava （代表取締役社長／Denali Software, Inc.） |
14:45 | |
| 第6会場 |
システムLSI開発におけるDesign Cockpitの方向性 パシフィック・デザイン（株） 鈴木 隆 （EDA技術担当取締役） |
14:45 | |
| 第7会場 |
エクセレント・デザインのIP戦略（Hard VCへのアプローチ） エクセレント・デザイン（株） 吉田健人 （代表取締役専務） |
14:45 | |
| 第8会場 |
Mixed-signal Built-In Self Test Solutions パシフィック・デザイン（株） Pierre Wildman （Director, Strategic Account Marketing LogicVision,Inc.) |
14:45 | |
| 第9会場 |
PCで実現するフルカスタムICの総合設計環境 （株）図研 James T. Linder (Director Sales & Marketing / Tanner) 佐野正央 （取締役営業部長 （株）リアルビジョン） |
14:45 | |
| 第10会場 |
VerilogとVHDL似寄るデザインソリューション （株）ソリトンシステムズ 柏山裕一 （技術部長） |
14:45 | |
| 第11会場 |
ソフトウエア・オリエンテッド・COデザイン環境 ガイオ・テクノロジー（株） 山口 克 （CASE開発部 ISDEグループ 主任） |
14:45 | |
| 15:00 | 第1会場 |
移動体通信システムの新しい検証テクニック （株）エッチ・ディー・ラボ 太田博之 （取締役） |
15:45 |
| 第2会場 |
高周波回路設計システム MMICADについて サイバネットシステム（株） 北島徹雄 （応用ソフトウェア事業部 EDA部 部長） |
15:45 | |
| 第3会場 |
SAND IPの優位性と設計事例 パシフィック・デザイン（株） John Perry （Vice President.,Sales / Sand Microelectronics,Inc.） |
15:45 | |
| 第4会場 |
フォーマルベリフィケーションCheckOff・新しい検証方法のアプローチ セイコーインスツルメンツ（株） 大塚藤男 （AE1G） |
15:45 | |
| 第5会場 |
ディープ・サブミクロン対応検証ツール Calibre概要、xCalibre概要 メンター・グラフィックス・ジャパン（株） 岡本有司 （IC営業技術部 部長） |
15:45 | |
| 第6会場 |
Design Verification for System-on-a-chip クイックターン・デザイン・システムズ（株） George Zafiropoulos （Director of Strategic Marketing / Quickturn Design Systems, Inc.） |
15:45 | |
| 第7会場 |
ゲートフィールド社のリプログラマブル不揮発性ASIC "Pro ASIC"とその開発環境 日本電素工業（株） 渡辺宏昭 (技術部長 日本ゲートフィールド（株）) |
15:45 | |
| 第8会場 |
Synplifyによる次世代デザイン パシフィック・デザイン（株） Andy Haines （Vice President of Marketing / Synplicity,Inc.） |
15:45 | |
| 第9会場 |
次世代に向けたEDAソリューション II 大倉商事（株） 岩上幸司 |
15:45 | |
| 第11会場 |
ハイレベル合成ツール（コ・デザイン環境の提案とビヘイビア合成） （株）IKテクノロジー 古渡俊明 （システム技術部長） |
15:45 | |
| 16:00 | 第1会場 |
次世代HDL設計者へのスキルアップ （株）エッチ・ディー・ラボ 小林 優 （取締役） |
16:45 |
| 第4会場 |
システム・オン・チップに対応する最新のIC設計テクノロジー 日本ケイデンス・デザイン・システムズ社 岸本 隆一 （ケイデンス・テクノロジー事業部 イノテック（株） |
16:45 | |
| 第5会場 |
IBMが提唱する次世代システムオンチップ設計、検証システム インフォメーション・テクノロジー・ソリューション（株） Mr. John Parisi （Senior Manager IBM Corporation） |
16:45 | |
| 第8会場 |
ハード/ソフトの協調検証によるシステムASICの問題解決 メンター・グラフィックス・ジャパン（株） 柴下 哲 （システム営業技術1部 次長） |
16:45 | |
| 第9会場 |
IP時代のライブラリ・CBA 日本シノプシス（株） 高谷和彦 （シリコンアーキテクツ部 技術課 技師） |
16:45 | |
| 第11会場 |
システムオンチップ実現のためのタイミングソリューション 日本シノプシス（株） 丹羽清司 （技術本部 新製品技術部 製品二課 課長） |
16:45 | |
[an error occurred while processing this directive]