A-101 日本シノプシス(株)
http://www.synopsys.co.jp/

〒163-0420 東京都新宿区西新宿2-1-1 新宿三井ビル コーポレート・マーケティング・グループ
TEL: (03)3346-7037


設計現場で多くのテープアウトの実績をもつシノプシスのツール群。当ブースでは、その中からいくつかの設計成功事例を中心にご紹介。データパス合成 Module Compiler、フォーマル検証 Formality、デジタル信号処理システム開発 Cossap、動作合成 Behavioral Compiler、設計のイタレーション削減するデザイン・プランニング・ツール、EPICツール群、HW/SW Co-Sim Eagle、Design Compiler UNIX/NT 混在環境対応、Verilog Sim. VCS、テストベンチ自動生成 Vera など。


EDA TechnoFair '99
日本エレクトロニクスショー協会
105-0012 東京都港区芝大門1-12-16 住友芝大門ビル2号館5F
Phone: 03-5402-7601 FAX: 03-5402-7605
e-mail: info@jesa.or.jp
All Rights Reserved by Japan Electronics Show Association