出展者セミナープログラム  
開始時間 会  場 講演内容 終了時間
10:30 第3会場 DAI Signalscan TX and DAI Checkbench TX for Functional Verification
イノテック(株)
Dean Drako(President / Design Acceleration Inc.)
11:15
第6会場 シノプシスが提案するデザイン・リユース手法
日本シノプシス(株)
森 俊隆(技術本部 設計コンサルティング グループ グループマネージャー)
11:15
11:30 第2会場 IPコアテストに向けたメンター・グラフィックスのDFT戦略
メンター・グラフィックス・ジャパン(株)
鮫島 正裕(システム営業技術2部 ESDA技術課 課長)
12:15
第3会場 HDLシュミレーションの可能性と今後の展開
(株)ソリトンシステムズ
森田 栄一(シュミレーションビシネスユニット マネージャ)
12:15
第5会場 C-based DSP ASIC Design & Ultra low power DSP design
フロンティア デザイン(株)
Dirk Devisch(Marketing Manager)
12:15
第6会場 シノプシスのパワー・ソリューション
日本シノプシス(株)
木津 眞(技術本部 ハイレベル デザイン ツール グループ 主任)
12:15
第8会場 SubwavelengthDesign/超微細化ICデザイン&レイアウトベリフィケーション
“全てのデザイナーにおくる0.2μm以下を設計するための知識と提案

兼松エレクトロニクス(株)(Numerical Technologies INC)
12:15
第12会場 シノプシス・ツールによるスタティック検証環境の実現
日本シノプシス(株)
丹羽 清(技術本部 ハイレベル デザイン ツール グループ プロジェクトマネージャー)
12:15
13:00 第2会場 DSM時代のレイアウト検証ツール、Calibreによるチャレンジ
メンター・グラフィックス・ジャパン(株)
岡本 有司(IC営業技術部 部長)
13:45
第3会場 先進デバイス・プロセス・シミュレータTCAD
(株)シルバコ・ジャパン
蒲原 格(技術部 次長)
13:45
第4会場 パソコンによるLSIデザイン“Tanner EDA Tools”の紹介
(株)図研
松尾 佳子((株)リアルビジョン)
13:45
第5会場 Design challenges for DeepSubmicron ASIC design
(株)オーエステクノロジー
RAVI Thummarukudy(副社長/GDA Tec, Inc.)
13:45
第6会場 シノプシスのコンサルティング・サービス
日本シノプシス(株)
森 俊隆(技術本部 設計コンサルティング グループ グループマネージャー)
13:45
第7会場 OLAセミナーALF, DCLを用いた新しいライブラリ形態 Open Library APIの解説とデモ

Si2 Inc. Jay Abraham (Program Manager for OLA and DCL)
Mentor Graphics Corp. Mike Andrews (Engineering Manager)
Cadence Design Systems, Inc. Ted Vucurevich (Chief Architects)
NEC 吉沢 仁(システムASIC事業部 統括部長)
NEC 豊田 徹(システムASIC事業部 主任)
16:45
第8会場 Transactionベースによるベリフィケーション手法とその利用
兼松エレクトロニクス(株)
Dean Drako(President and CEO/Design Acceleration INC)
13:45
第10会場 仮想ICEによるコデザイン手法と設計事例
横河電機(株)
佐野 直樹(EDAセンター CEEDS商品開発部  部長)
13:45
第12会場 シノプシスの次世代デザインプランニング・メソドロジー
日本シノプシス(株)
二階堂 輝(技術本部 ディープ サブミクロン ツール グループ 主任)
13:45
14:00 第1会場 組み込み型合成環境「Certify」
パシフィック・デザイン(株)
Andrew Haines(Vice President of Marketing/Synplicity,Inc.)
14:45
第2会場 DSMIC設計における配線
抵抗・容量の高精度抽出及び解析環境

メンター・グラフィックス・ジャパン(株)
横山 昇峰輝(システム営業技術2部 A&MS技術課 技師)
14:45
第3会場 Synchronicity 次世代WebベースLSIデザイン管理システム
“DesignSync/ProjectSync/IPGear”

伊藤忠テクノサイエンス(株)
竹内 重雄(アプリケーションエンジニア)
14:45
第4会場 短TAT ASICーモジュール・ベース・アレイの紹介
(株)図研
朝倉 尉
14:45
第5会場 低価格、高機能、動作合成 ツールの登場
(株)IKテクノロジー
嶋崎 等(システム開発部 部長)
14:45
第6会場 データパス合成ツール Module Compilerのご紹介
日本シノプシス(株)
浅利 和彦(技術本部 ハイレベル デザイン ツール グループ プロジェクトマネージャー)
14:45
第8会場 Mask ToolsによるOPCソリューション
(株)ベスト・テクノロジー
大久保 真(課長代理)
14:45
第9会場 SOC向け新検証手法 H/S co-verificationの新アプローチ
パシフィック・デザイン(株)
Richard Curtin(CEO/Simpod,Inc.)
14:45
第10会場 VMlink を利用したLSI設計手法
横河電機(株)
天野 祐治(EDAセンター CEEDS商品開発部 主任)
14:45
第12会場 Design Budgeterを用いた合成手法
日本シノプシス(株)
長谷川 達之(技術本部 ハイレベル デザイン ツール グループ 主任)
14:45
15:00 第1会場 SOC Testing with Embedded ATE
パシフィック・デザイン(株)
Armagan Akar(Director, Asia Pacific)
15:45
第2会場 エグゼンプラー・ロジックが提供するDeekTop ASIC設計
Exempler Logic, Inc.
Tom Feist(V.P. Marketing)
15:45
第3会場 SynTest Technologies社の最新DFTソリューション
(株)スピナカー・システムズ
Laung-Terng Wang, PH. D.(President and CEO/SynTest Technologies, Inc.)
15:45
第4会場 デジ/アナ混在超高速ミュレータ「ADIT」
パシフィック・デザイン(株)
Andy Huang(President & CEO/ACAD,Inc.)
15:45
第5会場 IP/システムLSIプロトモデリング及び検証環境
(株)図研
辻 智之(主任)
15:45
第6会場 デジタル信号処理システムCOSSAPとビヘイビア合成ツールBehavioral Compilerを用いた設計事例
日本シノプシス(株)
中野 淳二(技術本部 ハイレベル デザイン ツール グループ 主任)
15:45
第8会場 シノプシス・ライブラリ向けのパワー・キャラクタライズ自動化手法
日本シノプシス(株)
植村 賢(技術本部 ディープ サブミクロン ツール グループ 主任)
15:45
第9会場 ゼロバグ・デザインへ向けて
パシフィック・デザイン(株)
Steven D. White(President/0-In Design Automation,Inc.)
15:45
第10会場 IBMテスト設計TestBench 最新リリースの紹介
インフォメーション・テクノロジー・ソリューション(株)
Randy Kerr(Senior Manager/IBM Corporation)
15:45
第11会場 Automatic Functional Verificationツールを用いた新しい検証フロー手法
兼松デザインテクノロジー(株)
Mr. Larry Lapides(副社長/Surefire社)
15:45
16:00 第2会場 SOC時代の設計スタイル
(株)エッチ・ディー・ラボ
長谷川 裕恭(代表取締役)
16:45
第3会場 ミックスシグナルICにおけるアナログセルレイアウトの自動化
(株)ソリトンシステムズ
Charles Buenzli(President&CEO/Neo Linear,Inc.)
16:45
第6会場 FPGA Compilerll Ver3.0による、最新FPGA合成手法
日本シノプシス(株)
岸野 和弘(技術本部 ハイレベル デザイン ツール グループ)
16:45
第8会場 IPモデル・ソリューション
日本シノプシス(株)
小林 亘(技術本部 ハイレベル ベリフィケーション ツール グループ 主任)
16:45
第10会場 IBMテスト設計ディレイテスト、診断、コアテスト
インフォメーション・テクノロジー・ソリューション(株)
Brian Keller(STSM/IBM Corporation)
16:45
   

EDA TechnoFair '99
日本エレクトロニクスショー協会
105-0012 東京都港区芝大門1-12-16 住友芝大門ビル2号館5F
Phone: 03-5402-7601 FAX: 03-5402-7605
e-mail: info@jesa.or.jp
All Rights Reserved by Japan Electronics Show Association